Цели и задачи курса

Цель данной дисциплины - повышение профессионального уровня работников высокотехнологичных производств в разработки электронных устройств на базе программируемых логических интегральных схем (ПЛИС) и систем на кристалле (SoC) фирмы Xilinx с использованием инструментария разработки Vivado® Design, выраженное в качественном изменении профессиональных компетенций, необходимых для разработки современных высокотехнологичных систем телекоммуникаций различного назначения.

[column size="1/2"][panel icon_color="#ff1a1a" border="2px solid #5e6efd" shadow="3px 3px 3px #eeeeee"]В программе более 90% времени уделено практическим занятиям![/panel][/column]

Что нужно знать заранее?

• знать основы цифровой схемотехники;
• уметь на базовом уровне программировать на языке С++;
• иметь представление о структуре микроконтроллерной системы.

По завершении курса вы будете иметь все необходимые навыки для того чтобы:

Знать:

• структуру и принцип работы современных программируемых логических интегральных схем (ПЛИС) систем на кристалле (SoC);
• принципы описания типовых дискретных устройств на языке проектирования аппаратуры Verilog;
• принципы взаимодействия различных блоков SoC между собой;
• структуру системы на кристалле (SoC);
• основные возможности системы автоматизированного проектирования Vivado фирмы Xilinx.

Уметь:

• работать в среде разработки Vivado;
• разрабатывать IP блоки;
• написать код программы для процессора ARM;
• описывать и моделировать специализированные цифровые устройства средней сложности;
• программировать разработанные цифровые устройства в микросхемы ПЛИС и SoC фирмы Xilinx;
• осуществлять аппаратную отладку в микросхемах ПЛИС и SoC.

Владеть:

• ПО для разработки, моделирования и синтеза дискретных устройств на базе описания их на языке Verilog;
• навыками разработки эффективных маршрутов проектирования в рамках набора САПР;
• методиками аппаратной отладки проектов средствами среды Vivado.

ПРОГРАММА КУРСА

1. Структура ПЛИС и SoC

• Структура отладочной платы ZedBoard
• Характеристики платы ZedBoard
• Платформа Zynq-7000
• Интерфейсы и сигналы
• Семейства ПЛИС+SoC 7-ой серии
• Основные блоки в архитектуре 7-ой серии
• Структура конфигурируемого логического блока (CLB)
• слайсы (Slices).

2. Разработки проекта в среде Vivado, основы работы с IP каталогом

• Разработки проекта в среде Vivado
• Создание основных элементов
• Использование IP интегратора в среде Vivado
• Разработка приемника UART

ПРАКТИЧЕСКИЕ ЗАНЯТИЯ

3. Разработка системы на кристалле

• Создание проектов, использующих встроенный̆ ARM процессор
• Разработка проекта встраиваемой системы с использованием IP интегратора
• Разработка и добавление пользовательских IP к процессорной системе
• Использование системного таймера

ПРАКТИЧЕСКИЕ ЗАНЯТИЯ

4. Использование аппаратного анализатора

• Отладка с помощью аппаратного анализатора

ПРАКТИЧЕСКИЕ ЗАНЯТИЯ

5. Принципы работы с блочной памятью ПЛИС

• Расширение пространства памяти при помощи BRAM-блоков
• Прямой доступ к памяти с использованием CDMA

ПРАКТИЧЕСКИЕ ЗАНЯТИЯ

6. Настройка и создание загрузочных файлов

• Настройка и создание загрузочных файлов

ПРАКТИЧЕСКИЕ ЗАНЯТИЯ

7. Изучение принципов высокоуровневого синтеза

• Разработка в Vivado HLS

ПРАКТИЧЕСКИЕ ЗАНЯТИЯ